在AI推理芯片向100T甚至P级算力演进的过程中，芯片间的数据传输已成为决定系统性能的关键瓶颈。本章将深入剖析传统电互联技术面临的物理极限，包括SerDes功耗墙、信号完整性挑战以及铜线传输距离限制。同时，我们将探讨光互联技术如何从根本上突破这些限制，为超大规模AI系统提供高带宽、低功耗、长距离的互联解决方案。通过本章学习，读者将理解为什么光互联是AI芯片发展的必然选择，以及在实际系统设计中如何权衡成本与性能。
SerDes（Serializer/Deserializer）作为高速电互联的核心技术，其功耗随着数据率的提升呈现超线性增长。让我们回顾SerDes技术的演进历程：
这种功耗增长并非线性关系，而是遵循以下经验公式：
\[P_{SerDes} = P_0 \cdot (R/R_0)^{\alpha} + P_{overhead}\]其中：
现代112G PAM4 SerDes的功耗主要由以下几部分构成：
Total Power Budget (典型值: 1.5W per lane)
├── Analog Front-End (40%)
│ ├── Driver (25%)
│ ├── Receiver (10%)
│ └── Clock Recovery (5%)
├── Digital Signal Processing (35%)
│ ├── FFE/DFE (20%)
│ ├── FEC (10%)
│ └── Protocol Logic (5%)
├── PLL & Clock Distribution (15%)
└── I/O & Termination (10%)
对于一个典型的AI推理芯片，假设需要4TB/s的片外带宽：
这意味着互联功耗已经超过计算功耗，成为系统设计的主要限制因素。
以NVIDIA H100为例，其功耗分配展现了SerDes功耗墙的现实影响：
H100 功耗分配（700W TDP）
├── GPU计算核心 (45%, 315W)
│ ├── SM阵列 (280W)
│ └── L2 Cache (35W)
├── HBM3内存接口 (20%, 140W)
├── NVLink 4.0 (18%, 126W)
│ └── 18个Links × 7W/link
├── PCIe 5.0 (7%, 49W)
└── 其他（控制、时钟等）(10%, 70W)
可以看到，NVLink和PCIe等高速互联已占据25%的功耗预算。在多GPU系统中，这个比例会更高：
SerDes的高功耗密度带来严峻的散热挑战：
\[\text{功耗密度} = \frac{P_{SerDes} \times N_{lanes}}{A_{die}} > 50 \text{ W/mm}^2\]这已接近先进封装的散热极限：
热密度过高导致的问题：
尽管业界在持续优化SerDes设计，但改进空间日益缩小：
铜线传输的根本限制来自于信道损耗随频率的增长，主要包括：
趋肤效应损耗： \(\alpha_{skin} = R_s \sqrt{f} / Z_0\)
其中 $R_s$ 是表面电阻，与 $\sqrt{f}$ 成正比。
介质损耗： \(\alpha_{dielectric} = \pi f \sqrt{\epsilon_r} \tan\delta / c\)
总损耗可近似为： \(Loss(dB) = (a\sqrt{f} + bf) \cdot L\)
对于典型的PCB材料（FR4），在28GHz（56Gbps NRZ）：
高密度互联场景下，串扰成为主要限制：
Signal Trace Layout (Top View)
━━━━━━━━━━━━━━━━━━━━━━━━━━━ Aggressor 1
↓ NEXT ↓ FEXT
━━━━━━━━━━━━━━━━━━━━━━━━━━━ Victim
↑ NEXT ↑ FEXT
━━━━━━━━━━━━━━━━━━━━━━━━━━━ Aggressor 2
Spacing: 2×trace_width (典型设计规则)
串扰耦合系数： \(K_{XT} = 20\log_{10}\left(\frac{V_{coupled}}{V_{aggressor}}\right)\)
在112G PAM4系统中，要求串扰低于-30dB，这严重限制了走线密度。
不同应用场景下的铜线reach限制：
| 数据率 | 芯片内 | 封装内 | PCB板级 | 背板 | 线缆 |
|---|---|---|---|---|---|
| 56G | 20mm | 50mm | 200mm | 500mm | 1m |
| 112G | 10mm | 25mm | 100mm | 250mm | 0.5m |
| 224G | 5mm | 12mm | 50mm | - | - |
这些限制直接影响了系统架构的设计空间。
为了延长传输距离，业界采用了多种补偿技术，但每种都有其物理极限：
1. 前向均衡（FFE）
FFE传递函数：H(z) = Σ(n=-N1 to N2) cn·z^(-n)
2. 判决反馈均衡（DFE）
DFE输出：y[n] = x[n] + Σ(k=1 to M) bk·d[n-k]
3. 连续时间线性均衡（CTLE）
即使综合使用这些技术，总补偿能力也限制在30-35dB，对应的最大传输距离受限于：
\[L_{max} = \frac{35\text{ dB}}{α(f) \text{ dB/inch}}\]当传输距离超过SerDes的native reach时，需要插入重定时器（Retimer）：
发送端 ══> [Retimer 1] ══> [Retimer 2] ══> ... ══> 接收端
↑ ↑ ↑
+3W/+5ns +3W/+5ns +3W/+5ns
重定时器的问题：
案例1：AI训练服务器内部互联
案例2：数据中心TOR到Spine连接
案例3：分解式架构的内存池
光信号在光纤中的传输损耗远低于电信号在铜线中的损耗：
单模光纤损耗：
相比之下，即使1米的铜线在高频下的损耗也超过30dB。这种根本性差异源于：
典型的芯片级光互联系统包含：
Electrical Domain Optical Domain Electrical Domain
TX Data ──→ [Driver] ──→ [Modulator] ──→ 〰〰〰 ──→ [Detector] ──→ [TIA] ──→ RX Data
↑ ↓
[Laser Source] [CDR/DSP]
关键性能指标：
光互联的功耗主要集中在电光/光电转换：
\[P_{optical} = P_{laser} + P_{mod} + P_{det} + P_{TIA}\]典型功耗分解（100G单通道）：
相比112G电互联的15-20pJ/bit，功耗降低超过10倍。
光互联通过波分复用（WDM）实现超高带宽密度：
Single Fiber with DWDM
λ1: 100G ─┐
λ2: 100G ─┤
λ3: 100G ─┼─→ [MUX] ══════ Fiber ══════ [DEMUX] ─┼─→ λ1: 100G
... │ │ λ2: 100G
λ16: 100G ┘ └─→ ... λ16: 100G
Total: 1.6 Tbps per fiber
Fiber diameter: 125 μm
Bandwidth density: >10 Tbps/mm²
相比之下，电互联的带宽密度受限于：
波分复用技术提供了巨大的带宽扩展空间：
CWDM（粗波分复用）
DWDM（密集波分复用）
未来技术
理论带宽计算： \(B_{total} = N_{wavelength} \times N_{mode} \times N_{core} \times R_{per-channel}\)
示例：80波长 × 6模式 × 7芯 × 400G = 1.344 Pbps单根光缆
1. 片上光互联网络（ONoC）
Die Layout (10mm × 10mm)
┌────────────────────────────────┐
│ Core ←→ [E/O] ←→ Waveguide │
│ ↑ ↓ ↓ │
│ Router ←→ [O/E] ←→ Ring Bus │
│ ↑ ↓ ↓ │
│ Cache ←→ [E/O] ←→ Waveguide │
└────────────────────────────────┘
2. 封装级光互联（CPO）
Package Substrate (50mm × 50mm)
┌─────────────────────────────────┐
│ Chiplet A Optical Layer │
│ ║ ═══════ │
│ ╚═══>[PIC]═══════>[PIC]═══> │
│ ↑ ↓ │
│ [Laser] Chiplet B │
└─────────────────────────────────┘
3. 机架级光背板
Optical Backplane Architecture
Slot1 ═══╗
Slot2 ═══╬═══ [Optical Switch] ═══╬═══ Slot5
Slot3 ═══╣ ↓ ╠═══ Slot6
Slot4 ═══╝ Reconfigurable ╚═══ Slot7
光互联的端到端延迟由多个部分组成：
\[T_{total} = T_{E/O} + T_{prop} + T_{O/E} + T_{DSP}\]各部分典型值：
与电互联的延迟对比
| 距离 | 电互联延迟 | 光互联延迟 | 优势 |
|---|---|---|---|
| 1mm | 6ps | 205ps | 电优 |
| 10cm | 600ps | 700ps | 相当 |
| 1m | 6ns+DSP(>10ns) | 5.2ns | 光优 |
| 10m | 需要多级中继(>50ns) | 50.2ns | 光优 |
关键观察：
光互联在信号完整性方面具有本质优势：
1. 误码率特性
2. 抗干扰能力
3. 长期稳定性
4. 故障模式分析
光互联故障树
├── 激光器失效 (MTBF: 50,000h)
│ └── 冗余激光器切换
├── 光纤损坏 (MTBF: >100,000h)
│ └── 保护套管+弯曲半径控制
├── 连接器污染 (可清洁)
│ └── 定期维护程序
└── 温度漂移 (可补偿)
└── 温控或波长锁定
光互联与电互联的成本结构存在显著差异：
电互联成本模型：
总成本 = SerDes面积成本 + PCB/封装成本 + 散热成本 + 运营电费
= N × (A_SerDes × C_Si) + L × C_PCB + P × C_cooling + P × T × C_electricity
光互联成本模型：
总成本 = 光子芯片成本 + 激光器成本 + 封装成本 + 运营电费
= (A_photonic × C_Si-Ph) + N_laser × C_laser + C_pkg + P × T × C_electricity
关键参数对比（2024年数据）：
以100T AI推理系统为例，5年TCO对比：
| 成本项($) | 电互联方案 | 光互联方案 |
|---|---|---|
| 初始硬件 | 50K | 80K |
| 功耗(5年) | 120K | 40K |
| 散热设施 | 30K | 10K |
| 维护更换 | 20K | 15K |
| 总TCO | 220K | 145K |
盈亏平衡点分析：
采用技术成熟度等级(TRL)评估：
| 技术要素 | 电互联 | 光互联 |
|---|---|---|
| 112G SerDes/光引擎 | TRL 9 | TRL 7-8 |
| 224G SerDes/光引擎 | TRL 6-7 | TRL 8-9 |
| 封装集成 | TRL 9 | TRL 6-7 |
| EDA工具链 | TRL 9 | TRL 5-6 |
| 规模量产 | 成熟 | 初期 |
带宽需求
↑
10T├─────────────────────────────┐
│ 光互联优选区域 │
│ │
1T ├──────────┬──────────────────┤
│ 混合方案 │ │
│ │ │
100G├──────────┴──────────────────┤
│ 电互联优选区域 │
│ │
10G└──────────────────────────────┘
10cm 1m 10m 100m
传输距离 →
决策准则：
案例1：Google TPU v4 Pod
案例2：Meta AI Research SuperCluster
案例3：阿里云CIPU（Cloud Infrastructure Processing Unit）
基于产业发展趋势，预测2025-2030年成本演变：
光互联成本下降驱动因素
年份 出货量 单位成本
2024 10M $100/100G
2026 50M $50/100G
2028 200M $25/100G
2030 1B $10/100G
成本交叉点（Crossover）预测
| 应用场景 | 2024年交叉点 | 2027年预测 | 2030年预测 |
|---|---|---|---|
| 芯片间 | >10m | >3m | >1m |
| 板级 | >3m | >1m | >30cm |
| 机架内 | >1m | >50cm | >20cm |
| 数据中心 | 已经交叉 | - | - |
投资回报期（ROI）分析
# 简化的ROI模型
def calculate_roi(bandwidth_tbps, distance_m, years):
# 初始成本
copper_capex = bandwidth_tbps * 50000 # $/Tbps
optical_capex = bandwidth_tbps * 80000 # $/Tbps
# 运营成本（每年）
copper_opex = bandwidth_tbps * 15000 * years # 功耗+散热
optical_opex = bandwidth_tbps * 5000 * years
# 总成本
copper_total = copper_capex + copper_opex
optical_total = optical_capex + optical_opex
# ROI计算
roi_years = (optical_capex - copper_capex) /
(copper_opex/years - optical_opex/years)
return roi_years
# 示例：10Tbps, 10m距离
# ROI = 1.5年（2024年）
# ROI = 0.8年（2027年预测）
技术风险
市场风险
本章深入分析了电互联技术面临的三大物理极限：
SerDes功耗墙：功耗随数据率超线性增长，112G PAM4已达15-20pJ/bit，224G将超过25pJ/bit，互联功耗已超过计算功耗成为系统瓶颈
Copper Reach限制：信道损耗与频率成正比，112G传输距离限制在百毫米级别，高密度场景下串扰进一步限制设计空间
关键公式回顾：
2.1 计算题：某AI芯片需要2TB/s的片外带宽，分别计算使用56G NRZ、112G PAM4和光互联方案所需的通道数和预期功耗。
2.2 分析题：解释为什么SerDes功耗与数据率呈超线性关系，列出至少三个主要原因。
2.3 概念题：列出光纤传输相比铜线传输的五个关键优势，并简要说明物理原理。
2.4 系统设计题：设计一个AI训练集群的互联方案，要求：8个GPU节点，每节点需要400GB/s全连接带宽，节点间距离20m。对比纯电、纯光和混合方案的可行性。
2.5 分析题：未来5年，哪些技术突破可能改变电互联vs光互联的竞争格局？分析至少三种可能性。
2.6 开放思考题：如果量子计算机需要与经典计算机高速互联，应该选择电互联还是光互联？说明理由。
陷阱：仅考虑datasheet上的典型功耗，忽略实际系统中的额外开销 正确做法：加入20-30%的margin，考虑PVT变化、重传功耗、管理开销
陷阱：只计算光模块成本，忽略激光器寿命、维护成本 正确做法：激光器MTBF约50K小时，需计入更换成本；考虑备份激光器
陷阱：使用理想信道模型，忽略连接器、过孔、转接损耗 正确做法：实际损耗 = 理论损耗 + 3dB（连接器）+ 1dB/过孔
陷阱：用原始带宽计算，忽略8b/10b、FEC、协议开销 正确做法：有效带宽 = 原始带宽 × 0.8（编码）× 0.85（FEC）× 0.9（协议）
陷阱：局部SerDes密度过高，超过封装散热能力 正确做法：控制功耗密度<40W/cm²，采用交错布局分散热点
陷阱：光纤布线弯曲半径过小，导致额外损耗甚至断裂 正确做法：单模光纤最小弯曲半径>15mm，使用专门的光纤管理方案