本章深入探讨CMOS图像传感器像素架构的演进历程，从最简单的无源像素到现代复杂的专用像素设计。我们将分析每种架构的工作原理、优缺点以及适用场景，帮助读者理解像素设计中的关键权衡因素。通过本章学习，您将掌握如何根据具体应用需求选择和优化像素架构。
无源像素传感器（Passive Pixel Sensor, PPS）是最早的CMOS图像传感器架构，其设计理念源自于CCD的电荷转移机制，但采用了标准CMOS工艺实现。每个像素仅包含一个光电二极管和一个选择开关，这种极简设计在早期CMOS工艺节点下具有重要意义。
列线（Column Line）
|
|
┌─────┴─────┐
│ │
│ SW │ ← 行选择信号
│ │
└─────┬─────┘
│
┌───┴───┐
│ │
│ PD │ ← 光电二极管
│ │
└───────┘
│
GND
PPS的物理实现通常基于N+/P-sub结构，形成一个反偏PN结。在光照条件下，入射光子在耗尽区及其附近产生电子-空穴对。由于内建电场的作用，光生电子被收集到N+区域，而空穴则流向P型衬底。这个过程导致结电容上的电压发生变化，该变化量正比于入射光强度和积分时间。
工作原理可分为三个关键阶段：
积分阶段：光电二极管处于反偏状态，初始电压为复位电平（通常为VDD）。光生载流子不断累积，使得节点电压逐渐下降。积分时间内的电压变化量ΔV = Q_photo/C_pd，其中Q_photo是光生电荷量，C_pd是光电二极管的结电容。结电容大小取决于PN结面积和耗尽区宽度，典型值在5-50 fF范围内。
读出阶段：行选择开关导通，像素通过列线连接到外部读出电路。此时发生关键的电荷重分配过程：像素电容C_pd与列线寄生电容C_col形成分压器。由于C_col » C_pd（通常C_col是C_pd的100-1000倍），信号严重衰减。实际输出信号仅为原始信号的C_pd/(C_pd + C_col)倍，这是PPS架构的根本性缺陷。
复位阶段：通过外部电路对光电二极管复位到初始电压。复位可以通过列线实现（软复位）或通过专门的复位线实现（硬复位）。复位的完全性直接影响下一帧的图像质量，不完全复位会导致图像残留。
PPS的信号读出过程涉及复杂的电荷转移和电压重分配机制。理解这一过程对于认识PPS的局限性至关重要。
电荷积分过程的定量分析：
光电二极管在积分期间的电荷收集遵循泊松过程。入射光子产生电子-空穴对的速率取决于入射光功率和量子效率：
dQ/dt = η × (P_opt/hν) × q
其中η是量子效率，P_opt是入射光功率，hν是光子能量，q是电子电荷。对于550nm绿光，在1 lux照度下，典型的2μm×2μm像素接收约1000 photons/ms。考虑50%的量子效率，产生500 e⁻/ms的光电流。
在理想情况下，光电二极管上的信号电压为：
V_pd = V_reset - Q_signal / C_pd
其中：
非理想效应的影响：
实际的积分过程受多种非理想效应影响：
C_pd(V) = C_j0 / √(1 + V/V_bi)
其中C_j0是零偏电容，V_bi是内建电势（硅中约0.7V）。这导致转换增益的非线性。
I_dark = A × J_dark = A × (D_n × n_i²/N_A × L_n)
室温下典型暗电流密度为1-10 nA/cm²，对应每像素约0.04-0.4 fA。
然而，实际读出时情况截然不同。当行选择开关导通瞬间，光电二极管通过开关晶体管连接到列线。列线具有显著的寄生电容C_col，主要来源包括：
C_metal = ε_0 × ε_r × W × L / d
其中ε_r≈3.9（SiO₂），W是线宽（0.3μm），L是长度（5mm），d是层间距（0.5μm）。
交叉耦合电容：列线与行线、电源线等其他金属层的交叉点产生耦合电容，每个交叉点贡献约0.1-0.5 fF。对于1920×1080阵列，累积效应显著。边缘场效应使实际电容比平行板模型高20-30%。
C_j = C_j0 × A_j / (1 + V_R/V_bi)^m
其中A_j是结面积，m是梯度系数（突变结m=0.5）。1000行的累积效应可达数百fF。
ESD保护电路：列线末端的ESD保护二极管增加额外的结电容，典型值50-200 fF。ESD二极管需要足够大以承受2kV HBM（人体模型）放电，面积通常>100μm²。
总体而言，C_col通常在1-10 pF范围，是C_pd的100-1000倍。这导致严重的信号衰减：
电荷分享比：η = C_pd / (C_pd + C_col)
实际输出：V_out = V_reset - η × (Q_signal / C_pd)
以典型参数计算：C_pd = 10 fF，C_col = 1 pF，则η ≈ 0.01，信号衰减100倍！这意味着原本100 mV的信号变化在列线上仅表现为1 mV，极易被噪声淹没。
电荷分享的动态过程：
当选择开关导通时，电荷重分配并非瞬时完成，而是遵循指数衰减：
V_col(t) = V_pd × C_pd/(C_pd + C_col) × (1 - exp(-t/τ))
其中时间常数τ = R_on × (C_pd × C_col)/(C_pd + C_col)。对于R_on = 5kΩ，有效电容约10fF，τ ≈ 50ns。这限制了读出速度的上限。
信号衰减的频率响应：
选择开关和列线形成的RC网络具有低通特性：
H(f) = 1 / (1 + j2πfR_onC_col)
3dB带宽f_3dB = 1/(2πR_onC_col) ≈ 30 MHz。这意味着快速变化的信号成分会进一步衰减，影响图像的高频细节。
更糟糕的是，读出速度受RC时间常数限制：
τ = R_on × (C_pd + C_col)
其中R_on是选择开关的导通电阻（典型值1-10 kΩ）。选择开关的导通电阻取决于其工作区域：
R_on = 1 / (μn × Cox × (W/L) × (VGS - Vth))
对于W/L = 1μm/0.35μm的NMOS，VGS-Vth = 1V时，R_on ≈ 5kΩ。
对于C_col = 1 pF，R_on = 5 kΩ，时间常数τ = 5 ns。要达到99%稳定需要约5τ = 25 ns，这限制了最高读出速度。
稳定时间的精确分析：
信号稳定到目标精度ε所需的时间：
t_settle = -τ × ln(ε)
对于12位ADC（ε = 1/4096 ≈ 0.024%），需要t_settle ≈ 8.3τ ≈ 42ns。这严重限制了高分辨率传感器的帧率。
信噪比（SNR）分析更揭示了PPS的根本缺陷。考虑主要噪声源：
σ_reset = √(kT × C_pd) = √(1.38×10⁻²³ × 300 × 10×10⁻¹⁵) ≈ 64 μV
转换为电子数：N_reset = σ_reset × C_pd/q ≈ 4 e⁻ rms
σ_col = √(kT × C_col) ≈ 2 mV（对于1pF列线电容）
这个噪声在列线上直接叠加，无法通过像素设计消除。
放大器噪声：外部放大器的输入参考噪声直接叠加 典型CMOS运放输入噪声密度：10 nV/√Hz 对于1MHz带宽：σ_amp ≈ 10 μV rms
σ_Q = LSB/√12 = V_ref/(2^N × √12)
对于12位ADC，1V参考电压，σ_Q ≈ 70 μV rms
总噪声和SNR计算：
考虑所有噪声源（假设不相关）：
σ_total = √(σ_reset² + σ_col²/η² + σ_amp²/η² + σ_Q²)
由于信号衰减η ≈ 0.01，噪声被放大100倍：
这解释了为什么PPS架构在实际应用中无法产生可用的图像质量。
优点的深入分析：
极高填充因子：由于每个像素仅含一个晶体管，填充因子可达60-70%，这在早期小像素设计中极具优势。相比之下，同期的CCD像素填充因子通常仅30-40%。
工艺简单性：PPS可用标准数字CMOS工艺制造，无需CCD的特殊工艺步骤（如多晶硅电极、埋沟道等）。这大幅降低了制造成本，使CMOS传感器的商业化成为可能。
功耗优势：像素本身几乎不消耗功率，仅在读出时有瞬态电流。整个传感器的功耗主要来自外围电路，典型功耗比CCD低10-100倍。
随机访问能力：不同于CCD的串行读出，PPS支持真正的随机像素访问，可实现感兴趣区域（ROI）读出，这对某些应用极具价值。
缺点的深入剖析：
信号衰减的级联效应：100-1000倍的信号衰减不仅降低了信号幅度，更关键的是破坏了信噪比。这迫使设计者采用高增益、低噪声的外部放大器，增加了系统复杂度和成本。
固定模式噪声（FPN）灾难：每个像素的晶体管阈值电压存在工艺偏差（σ_Vth ≈ 5-10 mV），这些偏差直接反映在输出信号中。由于缺乏像素内增益，FPN无法在像素级消除，需要复杂的片外校准。
动态范围受限：下限受噪声限制（读出噪声等效>100 e⁻），上限受光电二极管容量限制（典型<50,000 e⁻），导致动态范围通常<50 dB，远低于人眼的>120 dB。
读出速度瓶颈：大的RC时间常数限制了行读出速度。对于Full HD（1920×1080）30fps视频，每行可用时间仅约15 μs，扣除稳定时间后，实际采样时间极短。
缩放困难：随着像素尺寸缩小，C_pd按面积缩放（∝L²），但C_col按长度缩放（∝L），导致信号衰减比η ∝ L，像素越小问题越严重。这是PPS架构最终被淘汰的根本原因。
3T有源像素传感器（Active Pixel Sensor, APS）的诞生标志着CMOS图像传感器的重大突破。1968年，Noble首次提出了有源像素概念，但直到1990年代初，随着CMOS工艺的成熟，Eric Fossum等人在JPL才实现了实用化的3T-APS。这一架构通过在每个像素内集成放大器，从根本上解决了PPS的信号衰减问题。
VDD
│
┌─────┴─────┐
│ RST │ ← 复位信号
└─────┬─────┘
│
┌───┴───┐
│ │
│ PD │ ← 光电二极管（浮动扩散FD）
│ │
└───┬───┘
│
┌─────┴─────┐
│ SF │ ← 源跟随器
└─────┬─────┘
│
┌─────┴─────┐
│ SEL │ ← 行选择
└─────┬─────┘
│
列线
三个晶体管的设计考量：
复位晶体管（RST）：通常采用NMOS实现，将浮动扩散（FD）节点复位到VDD-Vth（软复位）或VDD（硬复位）。晶体管尺寸需要权衡：过小导致复位时间过长，过大增加寄生电容和泄漏。典型W/L比为0.5/0.35（μm），既保证快速复位又最小化对FD电容的贡献。复位晶体管的阈值电压变化直接影响FPN，因此需要careful的版图匹配设计。
3T-APS的工作时序看似简单，但每个阶段都蕴含着精细的设计考量：
RST ━━━┓ ┏━━━━━━━━━━━━━━━━
┗━━━━┛
SEL ━━━━━━━━┓ ┏━━
┗━━━━━━━━━━━━━━┛
Vout ════════╗──────────────╗══
复位电平 信号电平
(V_rst) (V_sig)
复位阶段的深入分析：
复位过程并非瞬时完成，而是遵循RC充电曲线。FD节点电压变化为：
V_FD(t) = V_DD - (V_DD - V_initial) × exp(-t/τ_rst)
其中τ_rst = R_on,rst × C_FD，R_on,rst是复位晶体管的导通电阻。
复位不完全会导致图像滞后（image lag）。定义复位效率为：
η_rst = (V_FD,final - V_FD,initial) / (V_DD - V_FD,initial)
要达到99.9%的复位效率，需要约7个时间常数，即t_rst > 7τ_rst。
软复位（RST晶体管工作在亚阈值区）引入kTC噪声，但硬复位（RST晶体管工作在线性区）可能导致热载流子注入，增加暗电流。现代设计通常采用脉冲复位或反馈复位来优化这一权衡。
积分阶段的载流子动力学：
积分期间，光生电子在FD节点累积，导致电压下降：
dV_FD/dt = -I_photo / C_FD = -(η × Φ × A_pd × q) / C_FD
其中：
FD节点不仅收集光生电荷，还受到各种泄漏电流影响：
读出阶段的信号完整性：
源跟随器将FD电压缓冲到列线，但过程中存在多种非理想效应：
A_SF = gm/(gm + gmb + gds + 1/R_load)
其中gmb是体跨导，gds是输出电导。非线性会导致图像失真。
f_3dB = gm / (2π × C_load)
对于高分辨率传感器，C_load可达数pF，限制了读出速度。
S_n = 4kT × γ × (2/3) / gm + K_f / (C_ox × W × L × f)
第一项是热噪声，第二项是1/f噪声。
3T像素的噪声性能是其最大的技术挑战，深入理解各噪声源的物理机制对优化设计至关重要。
1. 复位噪声（kTC噪声）的物理本质：
复位噪声源于热力学的基本原理。当复位晶体管导通时，FD节点通过有限电阻连接到电源，形成RC低通滤波器。根据Nyquist定理，电阻产生的热噪声经过电容积分后，在FD节点产生电压噪声：
<V²_n> = kT/C_fd
σ_reset = √(kT/C_fd)
以室温（T=300K）和C_fd=10fF为例：
σ_reset = √(1.38×10⁻²³ × 300 / 10×10⁻¹⁵) = 64 μV
转换为电子数：
N_reset = σ_reset × C_fd / q = 40 e⁻ rms
这是3T像素的fundamental噪声下限，无法通过电路技术消除，只能通过增大C_fd来降低，但这会牺牲转换增益。这个两难困境直接推动了4T像素和CDS技术的发展。
2. 源跟随器噪声的多维度分析：
源跟随器作为模拟缓冲器，引入多种噪声成分：
a) 热噪声（白噪声）： MOS晶体管沟道电阻的热涨落产生电流噪声，其功率谱密度为：
S_id = 4kT × γ × gm
其中γ是噪声因子（长沟道约2/3，短沟道可达1-2）。
折合到输入端的电压噪声：
S_vn = S_id / gm² = 4kT × γ / gm
积分带宽内的总噪声：
σ_sf_thermal = √(∫S_vn × df) = √(8kTγ/3gm × BW)
对于gm=100μS，BW=1MHz，噪声约50μV rms。
b) 1/f噪声（闪烁噪声）： 由Si-SiO₂界面陷阱的随机捕获释放载流子引起，功率谱密度为：
S_vn_flicker = K_f / (C_ox × W × L × f)
K_f是工艺相关常数（NMOS约10⁻²⁴ V²·F）。1/f噪声在低频（<100kHz）占主导，对慢速读出影响显著。优化策略包括：
c) 随机电报噪声（RTN）： 单个界面陷阱的捕获释放导致离散的电流跳变，在小尺寸晶体管中变得显著。RTN幅度：
ΔRTN = q / (W × L × C_ox) × 1/√N
其中N是沟道载流子数。当像素缩小到亚微米尺度，RTN可达数百μV，成为图像质量的limiting factor。
3. 固定模式噪声（FPN）的系统影响：
FPN不同于时域随机噪声，它在空间上固定但随时间稳定，主要来源包括：
a) 阈值电压失配： 由于掺杂涨落和线边粗糙度（LER），相邻晶体管的Vth存在偏差：
σ_Vth = A_Vth / √(W × L)
A_Vth是Pelgrom系数（典型5-10 mV·μm）。对于1μm²晶体管，σ_Vth ≈ 5-10 mV。
b) 增益失配： 源跟随器增益的像素间偏差：
σ_gain = σ_gm / gm ≈ σ_Vth / (V_gs - V_th)
典型值1-2%，导致响应非均匀性（PRNU）。
c) 暗电流非均匀性（DSNU）： 各像素暗电流的对数正态分布，标准偏差可达平均值的50-100%。
FPN的影响远超随机噪声，因为人眼对固定图案极其敏感。即使FPN仅为信号的0.5%，也会产生可见的条纹或斑点。3T像素缺乏片内FPN抑制能力，必须依赖：
转换增益与动态范围的精细平衡：
转换增益（Conversion Gain, CG）定义为单个电子产生的电压变化：
CG = q/C_fd [V/e⁻]
C_fd包含多个成分：
C_fd = C_pd + C_rst + C_sf + C_wire + C_parasitic
优化策略需要考虑complete的权衡关系：
源跟随器的多目标优化：
SF设计涉及增益、带宽、噪声、功耗的四维优化：
gm = √(2μ_n × C_ox × (W/L) × I_D)
增大W/L和I_D提高gm，但增加功耗和面积。
BW = gm / (2π × C_load) = √(2μ_n × I_D / (W×L)) / (2π × C_load)
存在最优W/L比，过大反而降低带宽。
P_pixel = V_DD × I_bias
对于百万像素传感器，即使每像素10μA也产生10W功耗，因此通常采用脉冲偏置或共享偏置策略。
4T像素架构代表了CMOS图像传感器技术的重大突破。这种架构通过引入传输门（Transfer Gate, TG），巧妙地将光电转换和电荷存储功能分离。4T像素的核心创新在于钳位光电二极管（Pinned Photodiode, PPD）与浮动扩散（Floating Diffusion, FD）的组合，这种设计彻底解决了3T像素的复位噪声问题。
传输门的物理实现：
传输门是一个特殊设计的MOS晶体管，其作用是控制PPD到FD的电荷转移。不同于普通的开关晶体管，TG需要满足特殊要求：
TG的版图设计通常采用“指状”结构，扩展到PPD上方，以最大化控制效率。
VDD
│
┌─────┴─────┐
│ RST │
└─────┬─────┘
│
FD ← 浮动扩散
│
┌─────┴─────┐
│ TG │ ← 传输门
└─────┬─────┘
│
┌───┴───┐
│ PPD │ ← 钳位光电二极管
└───────┘
│
┌─────┴─────┐
│ SF │
└─────┬─────┘
│
┌─────┴─────┐
│ SEL │
└─────┬─────┘
│
列线
钳位光电二极管是4T像素的核心创新，其独特的结构带来了革命性的性能提升。PPD的名称来源于其表面电势被“钳住”（pinned）在固定电位，这种设计彻底改变了像素的工作方式。
PPD的物理结构：
PPD采用N-P-P+三层结构，从p型衬底开始：
这种结构的关键优势：
PPD的能带结构实现了完全电荷转移：
TG关闭时 TG开启时
┌────────┐ ┌────────┐
│ FD │ │ FD │
└───┬────┘ └────────┘
│ 势垒 ▼ 电荷转移
┌───┴────┐ ┌────────┐
│ PPD │ │ PPD │
│ ●●●●●● │ │ │
└────────┘ └────────┘
关键特性：
4T像素的真CDS实现：
时序：
RST ━━┓ ┏━━━━━━━━━━━━━━━
┗━━┛
TG ━━━━━━━━━┓ ┏━━━━━━━
┗━━┛
采样 复位采样 信号采样
↓ ↓
Vout ═══╗═══════╗════════
│ │
└───────┘
ΔV = 真实信号
CDS消除的噪声：
关键性能参数：
为进一步缩小像素尺寸，共享像素架构应运而生：
PPD1 PPD2
│ TG1 │ TG2
└─────┬─────┘
│
FD（共享）
│
┌─────┴─────┐
│ RST/SF │
│ /SEL │
└─────┬─────┘
│
PPD3 │ PPD4
│ TG3 │ TG4
└─────┴─────┘
晶体管数量优化：
2×2共享像素的优化读出序列：
步骤1: 复位FD
RST ━━┓ ┏━━━
┗━━┛
步骤2-5: 依次转移并读出每个PPD
TG1 ━━━━┓┏━━━━━━━━━━
┗┛
TG2 ━━━━━━━━┓┏━━━━━━━
┗┛
TG3 ━━━━━━━━━━━━┓┏━━━
┗┛
TG4 ━━━━━━━━━━━━━━━━┓┏
┗┛
共享架构的串扰机制：
优点：
缺点：
全局快门实现所有像素同时曝光：
传统滚动快门 全局快门
┌─────────┐ ┌─────────┐
行1 │▓▓▓░░░░░░│ 行1 │▓▓▓▓▓░░░░│
行2 │░▓▓▓░░░░░│ 行2 │▓▓▓▓▓░░░░│
行3 │░░▓▓▓░░░░│ VS 行3 │▓▓▓▓▓░░░░│
行4 │░░░▓▓▓░░░│ 行4 │▓▓▓▓▓░░░░│
└─────────┘ └─────────┘
时间 → 时间 →
5T/6T全局快门像素结构：
VDD
│
┌─────┴─────┐
│ RST │
└─────┬─────┘
│
FD
│
┌─────┴─────┐
│ TG2 │ ← 存储门
└─────┬─────┘
│
MEM ← 存储节点
│
┌─────┴─────┐
│ TG1 │ ← 传输门
└─────┬─────┘
│
┌───┴───┐
│ PPD │
└───────┘
工作流程：
关键设计参数：
PLS = Q_parasitic / Q_signal × 100%
电压域全局快门：
电荷域全局快门：
横向溢出集成电容（LOFIC）：
主PPD
│
┌───┴───┐
│ │
│ PPD │──→ 溢出门 ──→ LOFIC
│ │ （大电容）
└───────┘
│
TG
工作原理：
双转换增益（DCG）像素：
FD1（小电容）
│
┌─────┴─────┐
│ DCG │ ← 增益切换
└─────┬─────┘
│
FD2（大电容）
模式切换：
单光子雪崩二极管（SPAD）：
┌──────────┐
│ Quench │ ← 淬灭电路
└────┬─────┘
│
┌────┴────┐
│ SPAD │ ← 工作在盖革模式
└─────────┘
│
V_bias > V_breakdown
关键特性：
电流辅助光子解调（CAPD）：
调制光 ↓
┌───────┐
│ PPD │
└───┬───┘
│
┌───┴───┐
│ Drift │ ← 漂移场调制
└───┬───┘
／ ＼
FD_A FD_B
相位测量：
φ = arctan((C-D)/(A-B))
其中A,B,C,D为四个相位的采样值
线栅偏振器集成：
0° 45° 90° 135° ← 偏振角度
┌───┬───┬───┬───┐
│ ║ │ ／ │ ═ │ ＼ │ ← 金属线栅
├───┼───┼───┼───┤
│PPD│PPD│PPD│PPD│
└───┴───┴───┴───┘
斯托克斯参数计算：
S0 = I0 + I90 # 总强度
S1 = I0 - I90 # 水平/垂直偏振
S2 = I45 - I135 # 对角偏振
偏振度：
DoLP = √(S1² + S2²) / S0
动态视觉传感器（DVS）：
┌──────────┐
│ 光电流 │
└────┬─────┘
│
┌────┴────┐
│ Log │ ← 对数转换
└────┬────┘
│
┌────┴────┐
│ Diff │ ← 时间微分
└────┬────┘
│
┌────┴────┐
│Threshold│ ← 阈值比较
└────┬────┘
│
Event
事件生成条件：
|Δlog(I)| > θ → 产生事件
优势：
像素架构的演进反映了CMOS图像传感器技术的不断进步：
关键设计权衡：
核心性能指标：
4.1 计算题：一个4T像素的浮动扩散节点电容为10fF，满阱容量为20,000个电子。计算： a) 转换增益（μV/e⁻） b) 满阱时的电压摆幅 c) 复位噪声（e⁻ rms）
4.2 分析题：比较3T和4T像素架构，列出各自的主要噪声源，并说明4T像素如何消除复位噪声。
4.3 设计题：为2×2共享像素架构设计读出时序，要求实现真CDS。画出RST、TG1-4、采样信号的时序图。
4.4 优化题：设计一个HDR像素，要求动态范围>120dB，像素尺寸2.8μm。提出至少两种方案并比较优缺点。
4.5 分析题：全局快门像素的寄生光敏感性（PLS）来源于哪些因素？如何优化设计将PLS降至0.01%以下？
4.6 系统题：设计一个面向自动驾驶应用的像素架构，需要同时支持：高动态范围（>120dB）、全局快门、940nm近红外增强。给出像素结构和关键设计参数。
4.7 开放题：展望未来5-10年，像素架构可能出现哪些革命性创新？考虑AI集成、量子成像、生物启发等前沿方向。