本章深入探讨CMOS图像传感器的器件物理基础和制造工艺。我们将从MOS电容的基本原理出发，逐步深入到MOSFET的工作机制，然后介绍CMOS工艺流程。对于图像传感器设计者来说，理解器件物理和工艺约束是优化像素性能、降低噪声、提高量子效率的关键。本章还将讨论器件缩放带来的挑战、各种寄生效应的影响，以及工艺偏差对电路匹配性的影响。
MOS（Metal-Oxide-Semiconductor）电容是MOSFET的核心结构，也是理解CMOS图像传感器中电荷存储和转移的基础。一个典型的MOS电容由三层组成：金属栅极、绝缘氧化层和半导体衬底。
Gate (栅极) - Metal or Poly-Si
=====================================
| SiO₂ (氧化层) - Insulator | tox (2-10nm)
=====================================
| |
| Si Substrate (硅衬底) |
| p-type or n-type doping |
| NA = 10¹⁵-10¹⁷ cm⁻³ |
=====================================
Body Contact (衬底接触)
在分析MOS电容之前，需要理解几个关键的能级概念：
金属和半导体的功函数差异是MOS器件工作的基础：
在热平衡状态下，MOS电容的能带图取决于栅极电压VG。根据VG的不同，MOS电容可以工作在四种状态：
阈值电压VTH是MOS器件最重要的参数之一，定义为使硅表面从耗尽转变为强反型的最小栅极电压。在CMOS图像传感器中，精确控制阈值电压对于实现低噪声读出和高动态范围至关重要。
从电荷平衡出发，栅极电荷必须等于氧化层电荷、耗尽区电荷和反型层电荷之和：
QG = Qox + Qd + Qn
在阈值点，反型层刚开始形成（Qn ≈ 0），表面势ψs = 2φF：
VTH = VFB + 2φF + Qd,max/Cox
= VFB + 2φF + (√(4εsqNAφF))/Cox
详细参数说明：
不同器件类型的典型VTH值：
| 器件类型 | 栅极材料 | 衬底掺杂 | VTH范围 |
|---|---|---|---|
| NMOS增强型 | n+多晶硅 | p型10¹⁶ | 0.3-0.7V |
| PMOS增强型 | p+多晶硅 | n型10¹⁶ | -0.3–0.7V |
| NMOS耗尽型 | n+多晶硅 | p型+注入 | -3–1V |
| 原生NMOS | n+多晶硅 | 轻掺p型 | 0-0.2V |
在CMOS图像传感器中，不同功能的晶体管需要不同的VTH：
在实际电路中，晶体管的源极和衬底往往不在同一电位，产生源-衬底偏置VSB。这种偏置会调制阈值电压，称为体效应（Body Effect）或背栅效应（Back-Gate Effect）。这一效应在CMOS图像传感器的多个关键电路中产生重要影响，特别是在像素内的源跟随器放大器中。
当VSB > 0时（源极电位高于衬底）：
体效应的定量描述：
VTH = VTH0 + γ(√(2φF + VSB) - √(2φF))
其中体效应系数γ：
γ = (√(2qεsNA))/Cox = (tox/εox)√(2qεsNA)
典型值：
gm,eff = gm0/(1 + γ/(2√(2φF + VSB)))
VSB增加导致有效跨导降低
n = 1 + γ/(2√(2φF + VSB))
SS = n × (kT/q)ln(10)
体效应使亚阈值特性变差
体效应在图像传感器的多个关键电路中产生重要影响：
源跟随器配置：
VDD ----+
|
RL (负载)
|
Vout --+-- Source
|
SF晶体管
|
Vin ---Gate
VSB = Vout > 0，产生体效应
影响：
MOS电容的电容-电压（C-V）特性是理解和表征MOS器件的重要工具。C-V曲线反映了不同偏压下的电荷分布和载流子响应特性，对于优化图像传感器的电荷存储和转移至关重要。在图像传感器设计中，精确理解C-V特性有助于优化浮动扩散节点电容、光电二极管的电荷存储能力以及传输门的电荷转移效率。
MOS电容可以等效为氧化层电容Cox与半导体电容Cs的串联：
1/C = 1/Cox + 1/Cs
不同工作区的电容特性：
C/Cox
↑
1.0 |========= 低频
| \
| \
| \___________ 高频
Cmin |
/Cox |
|
+---+---+---+---+---→ VG
VFB 0 VTH VTH+1V
测量频率对C-V曲线的影响：
实际MOS电容的C-V特性受多种因素影响：
Dit引起的电容：Cit = q²Dit
总电容：1/C = 1/Cox + 1/(Cs + Cit)
C-V特性在CMOS图像传感器设计中的重要应用：
MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）是CMOS技术的基础器件。理解其结构和工作原理对于设计高性能图像传感器至关重要。
Source Gate Drain
S G=====================G D
| | | |
n+ | | Gate Oxide | | n+
========| | (SiO₂) | |========
| |_____________________| |
| |
| LDD Channel Region LDD |
|<---->|<----------------->|<----> |
| p-substrate |
| (NA~10¹⁶) |
=======================================
Body (B)
关键尺寸：
- Ldrawn：版图沟道长度
- Leff = Ldrawn - 2ΔL：有效沟道长度
- W：沟道宽度
- xj：源漏结深（20-100nm）
- tox：栅氧厚度（2-10nm）
PMOS与NMOS的主要区别：
PMOS结构特点：
- n型阱或n型衬底
- p+源漏掺杂（B或BF₂）
- 空穴导电，迁移率较低
- μp ≈ μn/2.5
- 需要更大W/L获得相同电流
现代小尺寸器件的三维效应不可忽略：
MOSFET的漏极电流ID取决于工作区，准确理解各工作区的电流特性对于像素电路设计至关重要。
当VDS < VGS - VTH时，沟道从源到漏连续存在：
ID = μnCox(W/L)[(VGS - VTH)VDS - VDS²/2]
线性区特性：
当VDS ≥ VGS - VTH时，沟道在漏端夹断：
ID = (μnCox/2)(W/L)(VGS - VTH)²(1 + λVDS)
饱和区特性：
沟道长度调制的物理机制：
ΔL/L ≈ √(2εs(VDS - VDSsat)/(qNAL²))
λ ≈ 1/(VAL) ≈ 1/(L×EA)
其中EA是特征电场，约5×10⁴ V/cm。
当VGS < VTH时，晶体管并未完全关断：
ID = I0(W/L)exp(q(VGS - VTH)/nkT)[1 - exp(-qVDS/kT)]
亚阈值特性：
在短沟道器件中，当电场超过临界值Ec时，载流子速度饱和：
μeff = μ0/[1 + (VGS - VTH)/(EcL)]
影响：
当VDS « 2(VGS - VTH)时，电流公式简化为：
ID ≈ μnCox(W/L)(VGS - VTH)VDS = VDS/Ron
其中导通电阻：
Ron = 1/[μnCox(W/L)(VGS - VTH)]
这在开关应用中非常重要，如像素选择开关。
跨导和输出电导是表征MOSFET交流特性的关键参数，直接影响放大器增益、带宽和噪声性能。
跨导gm定义为漏极电流对栅源电压的偏导数：
饱和区跨导：
gm = ∂ID/∂VGS|VDS=const
= μnCox(W/L)(VGS - VTH)
= √(2μnCox(W/L)ID)
= 2ID/(VGS - VTH)
三种表达式的应用场景：
亚阈值区跨导：
gm = ID/(nVT) = qID/(nkT)
其中VT = kT/q ≈ 26 mV（室温）
跨导效率（gm/ID）：
输出电导gds（或g0）表征漏极电压对电流的影响：
gds = ∂ID/∂VDS|VGS=const = λID
输出电阻：
rds = 1/gds = 1/(λID) = VA/ID
其中VA = 1/λ是Early电压，类比双极晶体管。
短沟道器件的gds：
短沟道效应导致gds增大：
经验公式：
gds = ID × (λ0 + λL/L + λV×VDS)
单管放大器的最大电压增益由本征增益决定：
AV,max = gm × rds = gm/gds
饱和区：
AV,max = 2/(λ(VGS - VTH)) ≈ 2VA/(VGS - VTH)
典型值：
在像素源跟随器中：
电压增益：AV = gm/(gm + gmb + gds + GL)
其中：
为获得高增益：
小信号模型是分析MOSFET交流特性的基础工具，对于理解像素读出电路的频率响应和噪声特性至关重要。
G o----||----+----||----o D
Cgd | Cdb
|
gmVgs ↓ rds
|
S o----||----+----||----o S
Cgs Csb
B o----||--------||-----o B
Cgb (衬底)
MOSFET的电容分为本征电容和寄生电容：
栅电容分配（饱和区）：
Cgg,total = WLCox
Cgs = (2/3)WLCox + WCov
Cgd = WCov
Cgb ≈ 0（强反型）
栅电容分配（线性区）：
Cgs = Cgd = (1/2)WLCox + WCov
Cgb ≈ 0
栅电容分配（截止区）：
Cgs = Cgd = WCov
Cgb = WLCox（串联耗尽电容）
其中Cov是栅-源/漏重叠电容：
Cov = LD × Cox
LD ≈ 0.7 × xj（横向扩散长度）
源/漏与衬底形成的PN结电容：
Csb = Cj × AS + Cjsw × PS
Cdb = Cj × AD + Cjsw × PD
其中：
电压依赖性：
Cj(V) = Cj0/[1 + V/φbi]^m
包含所有寄生元件的模型：
G o--Rg--+----||----+----||----Rs----o D
| Cgd | Cdb |
| | Rd
| gmVgs↓ rds |
S o------+----||----+----||----+-----o S
Cgs Csb
寄生电阻：
单位增益频率（fT）：
fT = gm/(2π(Cgs + Cgd))
≈ gm/(2πCgg)
≈ (3/2) × μn(VGS - VTH)/(2πL²)
短沟道近似：
fT ≈ vsat/(2πL)
最大振荡频率（fmax）：
fmax = fT/[2√(Rg(gds + 2πfTCgd))]
小信号模型需要增加噪声源：
i²n,th = 4kTγgds0 Δf
其中γ = 2/3（长沟道），γ > 1（短沟道）
v²n,1/f = (Kf/(WLCoxf)) Δf
i²g = 4kTδgg Δf
其中gg = (ω²C²gs)/(5gds0)
源跟随器带宽分析：
考虑负载电容CL的3dB带宽：
f3dB = gm/(2π(CL + Cgd(1 + gm/GL)))
Miller效应使Cgd被放大(1 + AV)倍。
采样开关的导通电阻：
Ron = 1/[μnCox(W/L)(VGS - VTH - VDS/2)]
RC时间常数决定采样速度：
τ = Ron × Csample
噪声带宽积：
NBW = (π/2) × f3dB
用于计算总积分噪声。
现代CMOS图像传感器通常采用双阱或三阱工艺，主要步骤包括：
光刻 → 离子注入 → 退火
N阱：磷注入，能量100-200 keV，剂量1e13 cm⁻²
P阱：硼注入，能量50-100 keV，剂量1e13 cm⁻²
栅氧生长（干氧，850°C）→ 多晶硅沉积 → 掺杂 → 光刻 → 刻蚀
栅氧厚度：2-5 nm（取决于工艺节点）
多晶硅厚度：150-200 nm
相比标准CMOS，图像传感器需要额外工艺步骤：
N型注入（光电二极管）
↓
P+钳位层注入（减少暗电流）
↓
退火优化（界面态最小化）
对图像传感器性能影响最大的工艺参数：
Dennard缩放规则保持电场强度不变：
| 参数 | 缩放因子 | 影响 |
|---|---|---|
| 器件尺寸（L, W, tox） | 1/k | 集成度提高k² |
| 电压（VDD, VTH） | 1/k | 功耗降低 |
| 掺杂浓度（NA, ND） | k | 抑制短沟道效应 |
| 电流（ID） | 1/k | 单管功耗降低k² |
| 电容（C） | 1/k | 速度提升 |
| 延迟（τ） | 1/k | 性能提升 |
| 功耗密度 | 1 | 保持恒定 |
实际中电压缩放受限，导致：
图像传感器像素缩放面临独特挑战：
衍射极限：d = 1.22λf/D
像素尺寸接近可见光波长（400-700 nm）
FWC ∝ 像素面积 × 耗尽区深度
缩放因子：1/k² 到 1/k³
动态范围降低：20log(1/k) dB
应对缩放挑战的技术创新：
当沟道长度L接近耗尽区宽度时，出现：
ΔVTH ∝ exp(-L/λc)
其中λc是特征长度：λc = √(εsitoxXdep/εox)
DIBL = -ΔVTH/ΔVDS ≈ 50-100 mV/V（短沟道）
SS = (kT/q)ln(10)[1 + Cd/Cox]
短沟道：Cd增加，SS退化
窄沟道器件（W < 1 μm）的阈值电压增加：
ΔVTH = (qNA/2εs) × (ΔW/Cox)
影响：
高电场区域（漏端）的载流子获得足够能量注入栅氧：
退化机制：
缓解措施：
超薄栅氧（< 3 nm）的直接隧穿：
JG = (q³E²/16π²ℏφB) × exp(-4√(2m*)φB³/²/3qℏE)
影响：
机械应力影响载流子迁移率：
应力源：
迁移率变化：
Δμ/μ = π × σ
其中π是压阻系数，σ是应力。
NMOS：拉伸应力有利（Δμ/μ > 0） PMOS：压缩应力有利（Δμ/μ > 0）
MOS晶体管的随机偏差主要来源：
σ(VTH) = q/(Cox) × √(NA·WLeff/3)
σ(L)/L ≈ 3-5%（65nm节点）
σ(tox)/tox ≈ 2-3%
匹配晶体管对的失配：
σ²(ΔP) = A²P/(WL) + S²P·D²
其中：
典型值（65nm工艺）：
提高匹配性的版图技术：
A B B A
B A A B
消除一阶梯度
M1: ├─┤ ├─┤
M2: ├─┤ ├─┤
交叉连接
图像传感器的特殊匹配要求：
本章系统介绍了CMOS器件物理和工艺的核心知识：
关键概念：
重要公式：
设计启示：
掌握这些基础知识，将帮助你在后续章节中更好地理解像素设计、噪声优化和系统集成的各种权衡。
2.1 一个MOS电容具有以下参数：NA = 1e16 cm⁻³，tox = 10 nm，T = 300K。计算： a) 平带电压VFB（假设φMS = -0.9V，Qox = 1e11 cm⁻²） b) 阈值电压VTH c) 最大耗尽区宽度xdmax
2.2 一个NMOS晶体管W/L = 10μm/0.5μm，μnCox = 200 μA/V²，VTH = 0.5V，λ = 0.05 V⁻¹。当VGS = 1.5V，VDS = 2V时，计算： a) 漏极电流ID b) 跨导gm c) 输出电导gds
2.3 两个匹配的NMOS晶体管，W = L = 1μm，AVTH = 5 mV·μm。计算： a) 阈值电压失配的标准差σ(ΔVTH) b) 若要σ(ΔVTH) < 1mV，最小器件尺寸是多少？
2.4 考虑一个源跟随器缓冲器，输入电容主要由栅电容主导。设Cgs = 10 fF，需要在1 μs内将1 pF的负载电容充电到90%的最终值。假设VDD = 3.3V，VTH = 0.7V，估算所需的偏置电流。讨论功耗与速度的权衡。
2.5 在0.18μm工艺中设计一个电流镜，要求输出电流精度优于1%（3σ）。已知Aβ = 2%·μm，最小沟道长度Lmin = 0.18μm。确定： a) 最小器件尺寸 b) 若考虑沟道长度调制（λ = 0.1 V⁻¹），如何改进设计？
2.6 分析像素缩放从1.4μm到0.7μm对以下参数的影响： a) 满阱容量（假设恒场缩放） b) 转换增益 c) 暗电流（假设界面态密度不变） d) 提出三种补偿性能下降的创新方案
缩放因子k = 2
a) 满阱容量：
b) 转换增益：
c) 暗电流：
d) 创新补偿方案：
</details>
| ← 第1章：半导体物理与光电效应 | 目录 | 第3章：光电二极管与像素理论 → |